mirror of
https://github.com/ryujinx-mirror/ryujinx.git
synced 2024-11-22 10:05:10 +00:00
Optimize MOVI/MVNI instructions using intrinsics (#606)
This commit is contained in:
parent
ef3f9a2abe
commit
81aa50feb0
1 changed files with 48 additions and 2 deletions
|
@ -318,12 +318,26 @@ namespace ChocolArm64.Instructions
|
|||
|
||||
public static void Movi_V(ILEmitterCtx context)
|
||||
{
|
||||
EmitVectorImmUnaryOp(context, () => { });
|
||||
if (Optimizations.UseSse2)
|
||||
{
|
||||
EmitMoviMvni(context, not: false);
|
||||
}
|
||||
else
|
||||
{
|
||||
EmitVectorImmUnaryOp(context, () => { });
|
||||
}
|
||||
}
|
||||
|
||||
public static void Mvni_V(ILEmitterCtx context)
|
||||
{
|
||||
EmitVectorImmUnaryOp(context, () => context.Emit(OpCodes.Not));
|
||||
if (Optimizations.UseSse2)
|
||||
{
|
||||
EmitMoviMvni(context, not: true);
|
||||
}
|
||||
else
|
||||
{
|
||||
EmitVectorImmUnaryOp(context, () => context.Emit(OpCodes.Not));
|
||||
}
|
||||
}
|
||||
|
||||
public static void Smov_S(ILEmitterCtx context)
|
||||
|
@ -480,6 +494,38 @@ namespace ChocolArm64.Instructions
|
|||
}
|
||||
}
|
||||
|
||||
private static void EmitMoviMvni(ILEmitterCtx context, bool not)
|
||||
{
|
||||
OpCodeSimdImm64 op = (OpCodeSimdImm64)context.CurrOp;
|
||||
|
||||
Type[] typesSav = new Type[] { UIntTypesPerSizeLog2[op.Size] };
|
||||
|
||||
long imm = op.Imm;
|
||||
|
||||
if (not)
|
||||
{
|
||||
imm = ~imm;
|
||||
}
|
||||
|
||||
if (op.Size < 3)
|
||||
{
|
||||
context.EmitLdc_I4((int)imm);
|
||||
}
|
||||
else
|
||||
{
|
||||
context.EmitLdc_I8(imm);
|
||||
}
|
||||
|
||||
context.EmitCall(typeof(Sse2).GetMethod(nameof(Sse2.SetAllVector128), typesSav));
|
||||
|
||||
context.EmitStvec(op.Rd);
|
||||
|
||||
if (op.RegisterSize == RegisterSize.Simd64)
|
||||
{
|
||||
EmitVectorZeroUpper(context, op.Rd);
|
||||
}
|
||||
}
|
||||
|
||||
private static void EmitVectorTranspose(ILEmitterCtx context, int part)
|
||||
{
|
||||
OpCodeSimdReg64 op = (OpCodeSimdReg64)context.CurrOp;
|
||||
|
|
Loading…
Reference in a new issue